AD9608BCPZRL7-105 10-bit, 125/105 MSPS, 1,8 V dualer Analog-Digital-Wandler
Der AD9608 ist ein monolithischer Dual-Analog-Digital-Wandler (ADC) mit 10 Bit, 105/125 MSPS, der mit einer 1,8-V-Versorgung betrieben wird und eine leistungsstarke Track-and-Hold-Schaltung sowie eine On-Chip-Referenz umfasst.
Die mehrstufige differentielle Pipeline-Architektur mit integrierter Logik zur Korrektur von Ausgangsfehlern bietet eine Genauigkeit von 10 Bit bei 125 MSPS-Datenraten und garantiert keine fehlenden Codes über den gesamten Betriebstemperaturbereich.
The ADC includes features that provide optimal flexibility and minimal system cost, such as programmable clock and data alignment, and generation of programmable digital test patterns. Available digital test codes include built-in fixed and pseudo-random codes, as well as user-defined test codes input via the serial port interface (SPI).
A differential clock input is used to control all internal conversion cycles. An optional duty cycle stabilizer (DCS) is used to compensate for large clock duty cycle fluctuations while maintaining excellent overall ADC performance.
Die digitalen Ausgangsdaten werden als Offset-Binär, Gray-Code oder Zweierkomplement formatiert. Jeder ADC-Kanal verfügt über einen Datenausgangstakt (DCO), um sicherzustellen, dass die Empfangslogik das richtige Latch-Timing hat. Es werden Logikpegel von 1,8 V CMOS und 1,8 V LVDS unterstützt. Ausgangsdaten können auch in einen einzigen Ausgangsbus gemultiplext werden.
Der AD9608 ist in einem RoHS-konformen 64-poligen LFCSP-Gehäuse erhältlich und für den industriellen Temperaturbereich von −40 °C bis +85 °C spezifiziert. Dieses Produkt ist durch ein US-Patent geschützt.
apply
- correspondence
- Diversity radio system
- I/Q demodulation system
- Broadband data applications
- Battery-powered meter
- Handheld oscilloscope
- Portable medical imaging
- ultrasonic
Product Focus
- Der digitale Ausgangstreiber arbeitet mit einer einzigen analogen 1,8-V-Versorgung, arbeitet mit einer separaten Versorgung und unterstützt entweder eine 1,8-V-CMOS- oder eine 1,8-V-LVDS-Logikfamilie.
- The patented sample-and-hold circuit maintains excellent performance at input frequencies up to 200 MHz at low cost, low power consumption, and ease of use.
- Die standardmäßige serielle Schnittstelle (SPI) unterstützt verschiedene Produktmerkmale und -funktionen, wie z. B. die Formatierung der Datenausgabe, den internen Taktteiler, den Abschaltmodus, DCO/Daten-Timing und die Offset-Anpassung.