

• 元器件卡片

串行 A/D 转换器 MAX186 及其应用

华中理工大学 向欣

1. 概述

MAX186 是一个采用逐次逼近 A/D 转换技术的高速超低功耗模数转换器。内部具有 8 通道多路转换器、宽带跟踪/保持电路和串行接口。8 路单端输入或 4 路差动输入可由软件设定,转换结果由串行接口输出。分辨率为 12 位,采样速度达 133kHz,芯片可由单 5V 或双 $\pm 5V$ 电源供电。其串行接口可与 SPITM、QSPITM、MicrowireTM 兼容。可采用内部时钟或外部时钟完成 A/D 转换。内部基准电压为 4.096V,具有硬件关断和两种软件关断模式。

2. MAX186 的内部结构和引脚说明

MAX186 的内部结构如图 1 所示,有 20 个引脚及 DIP、SO、SSOP 三种封装形式,引脚功能如下:

引脚 1~8:模拟输入。

引脚 9:负电源电压,接 -5V 或 AGND。

引脚 10:关断输入信号端, $\overline{\text{SHDN}} = 0$ 时为全关断方式。 $\overline{\text{SHDN}}$ 的另一个用途是设定参考/缓冲放大器的校正模式。 $\overline{\text{SHDN}} = 1$ 时;使参考/缓冲放大器处于内部校正模式; $\overline{\text{SHDN}}$ 浮置时,使参考/缓冲

放大器处于外部校正模式。

引脚 11:模/数转换的基准电压输入端,也是参考/缓冲放大器的输出。当采用外部基准电压源工作时,外部电源由此输入。当采用外部校正模式时,该引脚和地之间应外接一个 $4.7\mu\text{F}$ 的电容。

引脚 12:参考/缓冲放大器的输入端。不用时将 REFADJ 端接到 VDD。

引脚 13:模拟地,在单端输入模式时做 IN- 输入端。

引脚 14:数字地。

引脚 15:串行数据输出, SCLK 的下降沿使数据输出, $\overline{\text{CS}}$ 为高电平时, DOUT 为高阻态。

引脚 16:串行选通输出。在内部时钟模式情况下, MAX186 开始 A/D 转换时, SSTRB 变低;当转换完成时, SSTRB 变高。在外部时钟模式时,转换数据的最高位 MSB 输出之前, SSTRB 出现一个时钟周期的高电平。 $\overline{\text{CS}}$ 为高时, SSTRB 呈高阻态。

引脚 17:串行数据输入。在 SCLK 的上升沿数据输入有效。

引脚 18:片选信号,低电平有效。

引脚 19:串行时钟输入端。串行数据输入和输出都按照该时钟节拍进行。在外部时钟模式时, SCLK 的时钟周期决定 A/D 转换速度,且 SCLK 的占空比必须在 40%~60% 之间。

引脚 20:正电源端。

3. 工作方式

A/D 转换时,首先需从引脚 17(DIN) 串行输入一个控制字节,用该控制字节设定每次转换的某些工作模式和通道号,外部时钟 SCLK 的上升沿将该控制字节从高位到低位逐位输入。将控制字节输入后,转换器开始转换。转换结束后, SCLK 的下降沿将转换结果从引脚 15(DOUT) 输出。另外, MAX186 有如下的工作方式:内部时钟/外部时钟、内部校正/外部校正、硬件关断/软件关断、全关断/快速关断、单端输入/差动输入、单极性输入/双极性输入等。这些方式的选择由硬件电路和软件编程综合设定。其控制字节的定义如下:




图 1 MAX186 内部结构框图

Bit6 Bit5 Bit4:此三位选择转换通道。当Bit2 = Bit6 Bit5 Bit4 的 000~111 分别对应选中CH0~7。Bit2 = 0 时, Bit6 Bit5 Bit4 的 000~011 分别选中 CH0/ CH1~CH6/ CH7, Bit6 Bit5 Bit4 的 100~111 分别选中 CH1/CH0~CH7/CH6。

Bit2:“1”为单端输入;0为差动输入。选择单端输入方式时,模拟信号以AGND为公共点从CH0~CH7输入;选择差动输入方式时,模拟信号从CH0/CH1、CH2/CH3、CH4/CH5、CH6/CH7输入。

率范围在 100kHz ~ 2MHz(外部基准电源方式下) 或 100kHz ~ 400kHz(内部基准电源方式下)。

3. MAX186 的应用

从前面的叙述可知, MAX186 的串行通讯协议与 SPTTM、QSPTM、WicrowireTM 兼容。为了扩大 MAX186 的通用性,用一般的 I/O 口模拟 MAX186 所要求的串行通讯时序同样可以实现它们之间的连接,从而使该器件得到更广泛的应用。图 2 是用 AT89C51 单片机的通用 I/O 端口与 MAX186 进行串行通讯的 A/D 转换应用电路。模拟信号分别通过 MAX494 运算放大器缓冲后进入 MAX186 的输入端 CH0~CH7。MAX186 的串行接口与单片机的 I/O 口之间通过 6N136 光电隔离相连,从而使模/数信号隔离开来。MAX186 的 REFADJ 接 AGND,即采用内部基准电压源作为 A/D 转换的基准。VREF 与地之间接 4.7 μ F 电容,SHDN 悬空,即采用参考/缓冲放大器的外部校正模式。而通道的选择、通道的工作模式以及关断模式等,可灵活设定。但对图 2 电路,时钟模式应采用内部时钟模式工作。

咨询编号:990211




图 2 MAX186 与 AT89C51 通用 I/O 口进行串行通讯的转换电路