AD9523Memberikan daya rendah, banyak output
Clock distributionFitur dengan kinerja jitter rendah dan on-chip integrated phase-locked loop (PLL) dan voltage-controlled oscillator (VCO). VCO on-chip disetel pada rentang frekuensi 3,6 GHz hingga 4,0 GHz.
AD9523 dirancang untuk memenuhi persyaratan clocking evolusi jangka panjang (LTE) dan desain stasiun pangkalan GSM multicarrier. Ini bergantung pada VCXO eksternal untuk menghapus jitter referensi untuk memenuhi persyaratan noise fase rendah yang ketat untuk kinerja rasio signal-to-noise (SNR) konverter data yang dapat diterima.
Penerima input, osilator, dan penerima zero-delay mendukung operasi ujung tunggal dan diferensial. Saat terhubung ke clock referensi sistem yang dipulihkan dan VCXO, perangkat menghasilkan 14 output kebisingan rendah dari 1 MHz hingga 1 GHz, serta output buffer khusus dari input PLL (PLL1). Frekuensi dan fase dari satu output clock relatif terhadap yang lain dapat diubah oleh fungsi pemilihan fase pembagi, yang digunakan sebagai penyesuaian waktu kasar bebas jitter dengan kenaikan yang setara dengan periode sinyal output VCO.
EEPROM dalam paket dapat diprogram melalui antarmuka serial untuk menyimpan pengaturan register yang ditentukan pengguna untuk power-up dan reset chip.
apply
- LTE and multicarrier GSM base stations
- Wireless and broadband infrastructure
- Medical instruments
- Provides clocks for high-speed ADC, DAC, DDS, DDC, DUC, MxFE
- Low jitter, low phase noise clock distribution
- Pembuatan dan konversi clock untuk SONET, 10Ge, 10G FC, dan protokol 10 Gbps lainnya
- Forward Error Correction (G.710)
- High-performance wireless transceivers
- Automated Test Equipment (ATE) and high-performance instrumentation