Bei den AD9763/AD9765/AD9767 handelt es sich um Hochgeschwindigkeits-Dual-CMOS-DACs mit zwei Anschlüssen, zwei 10-/12- und 14-Bit-CMOS-D/A-Wandlern, die jeweils zwei hochwertige TxDAC+®-Kerne, eine Spannungsreferenz und eine digitale Schnittstellenschaltung in einem kleinen 48-poligen LQFP-Gehäuse integrieren. Diese Geräte bieten eine hervorragende AC- und DC-Leistung und unterstützen Aktualisierungsraten von bis zu 125 MSPS.
Die AD9763/AD9765/AD9767 sind für die I- und Q-Datenverarbeitung in Kommunikationsanwendungen optimiert. Die digitale Schnittstelle enthält zwei doppelt gepufferte Latches sowie eine Steuerlogik. Unabhängige Schreibeingänge ermöglichen es, Daten unabhängig voneinander auf die beiden DAC-Ports zu schreiben. Ein separater Takt steuert die Aktualisierungsrate jedes DACs.
Der Modussteuerpin ermöglicht die Verbindung des AD9763/AD9765/AD9767 mit zwei separaten Datenports oder mit einem einzelnen, verschachtelten Hochgeschwindigkeits-Datenport. Im Interleaved-Modus wird der Eingangsdatenstrom in die ursprünglichen I-Daten und Q-Daten demultiplext und dann verriegelt. Die I- und Q-Daten werden dann von zwei DACs konvertiert und mit der halben Eingangsdatenrate aktualisiert.
Mit dem GAINCTRL-Pin kann der Vollausschlagsstrom (I) beider D/A-Wandler in zwei Modi eingestellt werdenOUTFS)。 Sie können die IOUTFS jedes DACs unabhängig voneinander mit zwei externen Widerständen oder die IOUTFS von zwei DACs mit einem externen Widerstand einstellen. Wichtige Datecode-Informationen zu dieser Funktion finden Sie im Abschnitt Verstärkungssteuerungsmodus.
Diese D/A-Wandler verwenden eine segmentierte Stromquellenarchitektur in Kombination mit proprietären Schalttechniken, um die Stoßenergie zu reduzieren und die dynamische Genauigkeit zu maximieren. Jeder D/A-Wandler bietet einen Differenzstromausgang zur Unterstützung von Single-Ended- oder Differential-Anwendungen. Die beiden D/A-Wandler des AD9763, AD9765 oder AD9767 können gleichzeitig aktualisiert werden und einen Nennstrom von 20 mA liefern. Die vollständige Stromanpassung zwischen DACs kann innerhalb von 0,1 % liegen.
Die AD9763/AD9765/AD9767 werden in einem fortschrittlichen, kostengünstigen CMOS-Prozess hergestellt und arbeiten mit einer einzigen 3,3-V- bis 5-V-Versorgung und verbrauchen 380 mW.
Product Focus
- Bei den TxDAC-Familien AD9763/AD9765/AD9767 handelt es sich um pinkompatible TxDAC-Familien mit doppelter Auflösung von 8/10/12/14 Bit.
- Dual, 10/12/14-bit, 125 MSPS DAC. Jeder Baustein verfügt über zwei Hochleistungs-D/A-Wandler, die für eine verzerrungsarme Leistung optimiert sind, um eine flexible Übertragung von I- und Q-Informationen zu ermöglichen.
- Passend. Die Verstärkungsanpassung beträgt in der Regel 0,1 % des Skalenendwerts mit einem Offset-Fehler von mehr als 0,02 %.
- Geringer Stromverbrauch. Die vollständige CMOS-Dual-DAC-Fähigkeit arbeitet mit einer einzigen 3,3-V- bis 5-V-Versorgung und verbraucht 380 mW. Der Vollstrom des DAC kann reduziert werden, was den Betrieb bei geringerem Stromverbrauch und den Ruhemodus während Leerlaufzeiten mit geringem Stromverbrauch ermöglicht.
- On-Chip-Referenz. Die AD9763/AD9765/AD9767 verfügen über eine interne temperaturkompensierte Bandlückenreferenz von 1,20 V.
- Zwei 10/12/14-Bit-Eingänge. Die AD9763/AD9765/AD9767 verfügen jeweils über eine flexible Zwei-Port-Schnittstelle, mit der Daten doppelt oder verschachtelt eingegeben werden können.
apply
correspondence
base station
Digitale Synthese
Quadratur-Modulation
Dreidimensionaler Ultraschall