DS90C383MTDX

• Product introduction

peculiarity

20至65 MHz的移位时钟支持
可编程变送器（DS90C383）频闪选择（上升或下降边缘频闪）
Single 3.3V power supply
芯片组（TX + RX）功耗掉电模式（单个像素每时钟的XGA（1024 × 768）的准备
支持VGA，SVGA，XGA和更高的寻址能力。
Up to 227 megabytes per second bandwidth
Up to 1.8 Gbps throughput
The narrow bus reduces the size and cost of the cable
290 mV的摆动LVDS器件具有低EMI
The PLL requires no external components
薄型56引脚TSSOP封装。
也可在64球，0.8毫米细间距球栅阵列（FBGA）封装
下降沿数据选通接收器
Compatible with the TIA/EIA-644 LVDS standard
> 7千伏ESD额定值。
工作温度：-40 ° C至+85 ° C

illustrate

DS90C383变送器转换成28位的LVCMOS / LVTTL数据为4个LVDS（低电压差分信令）数据流。 一个相位锁定发送时钟是超过五分之一的LVDS链路的并行数据流传输。 每发送时钟周期，28位输入数据采样和传输。 DS90CF384接收器的LVDS数据流转换到28位LVCMOS / LVTTL数据。 传输时钟频率在65兆赫，24位的RGB数据和3位LCD定时和控制数据（FPLINE，FPFRAME，DRDY）在455 Mbps的每LVDS数据通道速度传输。 采用65 MHz的时钟，数据吞吐量为227 MB /秒。 发射器提供可编程边缘数据选通方便的接口与各种图形控制器。 变送器可被编程为上升沿频闪或下降边缘频闪，通过一个专用引脚。 上升沿发射机互操作转换逻辑没有任何一个下降沿接收器（DS90CF384）。 这两款器件还提供了64球，0.8毫米细间距球栅阵列（FBGA）封装相比TSSOP封装在PCB面积减少44％。

This chipset is an ideal solution to issues related to EMI and cable size wide, high-speed TTL interfaces.