DS90C385AMTX

• 引脚对引脚兼容，DS90C383，DS90C385 DS90C383A和。
• 没有特殊的启动序列之间需要时钟/数据和/ PD的引脚。 输入信号（时钟和数据）可用于之前或之后的设备供电。
• 支持扩频时钟调制频率高达100kHz ± 2.5％及传播中心偏差或-5％向下蔓延。
• “输入时钟检测”功能将所有的LVDS双拉为逻辑低输入时钟时失踪，当/ PD的引脚为逻辑高电平。
• 18至87.5兆赫移位时钟支持
• 发射功率消耗
• Tx功率模式下
• 支持VGA，SVGA，XGA的SXGA的（双像素）的SXGA +（双像素），高达UXGA（双像素）。
• 窄总线电缆尺寸和降低成本
• 高达2.45 Gbps的吞吐量
• 带宽高达306.25Megabytes/sec
• 345毫伏（典型值）低电磁干扰的LVDS摆动装置
• PLL requires no external components
• Compatible with the TIA/EIA-644 LVDS standard
• 低调的56引脚TSSOP封装

illustrate

该DS90C385A是PIN对PIN为DS90C383，DS90C385 DS90C383A和兼容的替代品。 该DS90C385A具有附加功能和改进，使其成为DS90C383，DS90C385 DS90C383A和理想的替代品。 家庭的LVDS发送器。

该DS90C385A变送器转换成4个LVDS（低电压差分信令）数据流的28路LVCMOS / LVTTL数据位。 The phase-locked transmit clock is transmitted in parallel with the fifth LVDS link stream. Transmits 28 bits of input data sampling and transmission per clock cycle. 在传输时钟频率为87.5兆赫，24位RGB数据和3 LCD定时和控制数据（FPLINE，FPFRAME，DRDY位）位在传输每一个612.5Mbps LVDS数据通道速率。 使用87.5 MHz的时钟，数据吞吐量306.25Mbytes/sec。 该变送器可以编程为上升边缘，通过一个专用引脚频闪或下降沿频闪。 上升沿或下降沿频闪发射机将互通下降沿接收无频闪FPDLink任何转换逻辑。

该芯片组是一种理想的手段来解决EMI和电缆尺寸宽，高速的TTL接口与相关的问题将扩频时钟的支持。