DS92LV1021AMSAX

• 保证过渡的每一个数据传输周期
• Single differential pair eliminates multichannel skew
• 引出线通过的流量，便于PCB布局
• 400 Mbps serial bus LVDS bandwidth (40 MHz clock)
• 10位并行接口，1个字节的数据加上2个控制位
• Programmable clock edge triggering
• 总线LVDS串行输出额定为27 load
• Small 28-pin SSOP package - MSA

illustrate

DS92LV1021A一个高速总线LVDS嵌入式时钟的串行数据流转换成一个10位宽的并行LVCMOS / LVTTL数据总线。 DS92LV1021A可以通过背板或电缆传输数据。 单差分对的数据路径，使得PCB设计更容易。 此外，减少电缆，PCB迹线的数量，和连接器的尺寸大大降低成本。 由于一个输出串行传输时钟和数据位，它消除了时钟 - 数据和数据到数据的歪斜。 掉电引脚，可节省设备不被使用时，通过降低电源电流电源。 电序列化后，可以选择激活同步模式或同步随机数据的功能，使用美国国家半导体公司的一个解串。 通过使用同步模式，解串器将建立锁定到指定的锁定时间内的信号。 此外，嵌入式时钟保证在总线上，每12位周期的过渡。 这就消除了由于带电电缆条件的传输错误。 此外，您可能投入TRI - STATE ® DS92LV1021A输出引脚，以实现高阻抗状态。 PLL可以锁定16兆赫和40兆赫之间的频率。